RISC-V 指令集架構最初是加州大學伯克利分校的一個項目，旨在提高能源效率，目前在整個行業中勢頭強勁。
RISC-V 基金會的成員名單讓我們可以一睹推動這一發展的力量，包括穀歌、Nvidia、高通、Rambus、三星、恩智浦、美光、IBM、GlobalFoundries、UltraSoC 和西門子。
SiFive聯合創始人兼首席架構師、RISC-V基金會主席Krste Asanovic表示：這項技術的一個關鍵市場是許多公司的存儲控製器。他將此描述為與內存集成，加上插入服務器背麵的PCIe 從設備，以提供非常高性能的閃存存儲。
另一個活躍領域是人工智能/機器學習的矢量擴展。 Asanovic 一直在RISC-V 基金會領導這項工作，SiFive 也在開發支持AI 機器學習向量的內核。
“很多公司都對這個領域感興趣，”他說。 “人工智能的核心部分有很多硬連線的專用加速器，但硬連線模塊的問題是該領域的算法變化很大。速度很快。這是一個非常活躍的領域。人們想要的東西是非常高效和可編程，因此我們看到的用例類型都是硬連線模塊，並添加一些補充的東西來處理硬連線模塊無法處理的事情，我們也嚐試完全使用向量來做到這一點。希望我們正在開發的高級矢量擴展將非常接近專用功能單元，但仍然具有適用於該領域大量不同算法的靈活性。”
Asanovic認為，AI機器學習是RISC-V的重要注入點，特別是因為目前還沒有公司提供該領域的軟核。 “我們定義的向量擴展比其他ISA 更先進。這是人們進入RISC-V 的原因之一。”
圖1：SiFive 的HiFive1 開發套件，來自SiFive
第三個活動領域涉及minion內核（即管理內核）。他解釋說：“大多數SoC 現在都需要64 位地址空間，因為它們具有非常大的DRAM 內存，並且客戶正在尋找可以在大型SoC 上‘做家務’的嵌入式控製。大型SoC 上通常有數十個這樣的內核。 SoC，但它們需要有64 位地址空間，而且需要緊湊，這個空間現在確實什麼都沒有，所以64 位嵌入式空間是SiFive 重點關注的地方之一在這個領域，NVIDIA已經公開宣布他們正在設計自己的核心，但這就是他們的用例，他們也正在向這些微控製器轉向RISC-V。”
Cadence 數字簽核小組產品管理總監Dave Pursley 對RISC-V 架構的普及也有類似的看法。 “這種情況在這個領域、每個地方、整個市場都在發生，”他說。 “很多小公司已經在談論RISC-V，但一些大公司也已經做好了準備。所以解決方案不隻有一種。”物種不同，它們都有各自的優點和缺點。”
ANSYS 半導體集團首席軟件開發人員Allen Baker 表示，RISC-V 規範的開放性導致了大量開放處理器設計的開發。這些處理器可用於廣泛的應用，從用於重型Linux 服務器的伯克利亂序機(BOOM) CPU 到具有32 位PicoRV32 的微型嵌入式微控製器。
貝克說：一些實施已經成功地逐漸減少並且運行良好。從EDA 開發人員的角度來看，開放式RISC-V 設計為現代設計的構建方式提供了寶貴的見解，並且可以用作工具測試的靈活測試用例。我們觀察到使用高級參數（例如核心數量、緩存大小）來輕鬆配置設計並使用自定義RTL 模塊對其進行擴展的趨勢。這與GNU 工具鏈生成的RISC-V 軟件幾乎無窮無盡的活動向量陣列相結合，可以使設計分析和優化變得更容易、更便宜。
Cadence 的Pursley 表示，實現的應用程序也各不相同：“有些人隻是想以簡單直接的方式使用指令集架構，而你可以使用來自多種來源的IP（包括開源）來做到這一點。這些正在向前發展的公司確實喜歡它的可擴展性和可定製性如何。您可以取出一些代碼，也可以放入一些代碼。在這一領域取得進展的往往是規模較小的公司，他們正在尋找一種方法來使機器學習等應用程序能夠快速、快速地運行。定製指令集的簡單方法。基本上，他們想要做的就是盡可能地剝離所有內容，同時根據最終應用程序、張量操作（數組和數據空間操作）等。這些都是他們想要添加的東西，具體取決於具體的應用。這也是RISC-V 架構的一大優勢。它允許你刪除和添加東西，同時仍然能夠使用現有的RISC-V 工具鏈。”
Asanovic 指出，對於設計用於實現RISC-V 的工具沒有任何具體要求。 “一大優勢是我們可以使用Chisel 來生成Verilog，而且我們知道Verilog 有很多可以應用的工具。）我們不會遇到讓你必須理解這些Verilog 含義的煩人問題（我們不存在這樣的問題）：不必為生成難以理解的Verilog 而頭痛）。我們生成的Verilog 非常清晰簡潔，並且與供應商工具配合得很好，因此，例如，我們不依賴於這些工具中花哨的Verilog 新功能（Verilog Chisel生成的非常清晰簡潔，並且與EDA工具有很好的兼容性）好）這是我們發現處理器生成器生成的Verilog的一大好處。事實上，我們在後端和仿真中也發現了這一點流程中，客戶對生成非常簡潔的Verilog 的速度特別感到驚訝。它基本上可以像任何其他軟核一樣使用，這很好。”
創新許可
UltraSoC首席執行官魯珀特貝恩斯(Rupert Baines)表示，RISC-V的吸引力之一是公司可以根據其特定需求優化核心設計。 “實際上，每個想要建築許可證的人都擁有許可證。”
雖然有一些商業核心供應商專注於低功耗，但也有一些SoC 公司正在針對自己的特定應用進行非常密切的優化。例如，Codasip去年就展示了優化指令可以顯著降低功耗，這對於SoC公司來說是一個非常明顯的降低功耗的方式。
Tensilica 等一些公司一直在為DSP 這樣做。 Baines 表示，不同之處在於RISC-V 是基於行業標準的ISA 和生態係統，而不是定製的架構設計。
EDA 供應商和大型芯片公司多年來一直在這樣做：降低功耗的最佳方法是在架構層麵。事實上，在設計過程中需要預先考慮功耗，這樣更容易調整設計。
西門子子公司Mentor 設計驗證技術部門營銷總監Neil Hand 表示：“RISC-V 的吸引力在於設計者可以修改指令集、修改實現，並與不同的供應商合作。但在做時“這些東西，設計人員必須確保這是可能的。為了確保這些東西真正起作用，所以我們對RISC-V 的重點是驗證和驗證。”
多年來，Mentor 和其他EDA 提供商的團隊與RISC-V 供應商建立了新的關係或加強了現有的關係。 “當你想要優化RISC-V 設計以實現低功耗時，這確實是最大的挑戰；任何設計，甚至是高性能優化，都是如此，”Hand 說。 “你必須確保這些東西仍然有效，這並不容易。”
RISC-V 設計和驗證流程與其他流程（例如基於ARM 的流程）有何不同？這是一個顯而易見的問題。最大的挑戰之一是知道要檢查什麼以及了解如何評估設計。 “如果你需要ARM 設計，你可以選擇現成的ARM 設計，並且可以確定你不必擔心黑匣子中發生的事情，”Hand 說。 “如果你需要一個標準的RISC-V IP，如果你選擇了一個好的IP 供應商，你也不必擔心黑匣子裏有什麼。與RISC-V 的區別在於，你可以讓獲得許可的IP 供應商修改黑匣子裏有什麼來添加或修改一些東西。然後你就必須了解黑匣子裏發生了什麼。你必須驗證它，並且你可以使用各種非常有趣的技術。其中大多數直接建立在經過充分驗證的驗證標準上，你需要擁有專業知識並了解這一點。到底正在做什麼。任何有驗證挑戰的地方，都有機會，而RISC-V 的有趣之處在於，改變一個處理器設計有很大的風險。那麼問題就變成了：如何解決這個風險？在低功耗的情況下，另一方麵，你可以修改一些東西，並在你的設計中獲得一個數量級或更多的性能提升，這就是很有魅力。”
例如，他記得美高森美在DAC 2017 上展示其工程團隊針對物聯網設計對音頻處理器進行了一些細微修改。 “這使他們的性能提高了63 倍，這實際上意味著他們可以使用較舊的工藝並實現更低的功耗，從而獲得巨大的功耗優勢。一旦他們這樣做，他們必須驗證其指令集是否仍然相同，結果是否有效，能否在軟件上運行。
圖2：Microsemi 具有RISC-V 內核的IGLOO2 FPGA 架構，來自Microsemi
盡管如此，漢德堅稱該架構仍處於早期階段。 “我們在RISC-V 驗證方麵所做的一切要麼是通過IP 合作夥伴完成的，要麼是直接通過標準方法和標準環境完成的。但真正令人著迷的是我們如何實現一站式解決方案？當Mentor 像西門子一樣加入RISC-V 基金會時，其工作的很大一部分就是了解我們如何為這個生態係統增加價值。我們希望達到這樣的程度：一旦明確定義了合規性，我們就可以開始提供開箱即用的驗證環境。隻要你能做到這一點，隻要你能夠消除定製這些內核的風險，並且通過驗證消除這些風險，那麼你就會看到更多使用這項技術的設計。”
想要真正實現這些預期設計的初創公司需要應對這些挑戰。
“我從實施和驗證的角度談到了這一點，”漢德說。 “這正在創建一種新型的初創公司，它允許公司做一些非常創新的事情。你可以使用開源內核代碼或低成本提供商來開發物聯網設備。現在，如果有人需要找到EDA 供應商並且我們說，“沒關係。現在你必須為軟件支付300 萬美元。”他們說，“那太貴了。一小部分費用用於支付該工具的許可，因此我們可以嚐試將新產品推向市場。該產品具有許可成本非常低的特點，並且不需要支付昂貴的許可費。修改內核意味著現在你可以做一些非常酷的事情，即使使用遺留節點，這顯然比使用尖端節點便宜很多。它的風險更小，現在你可以看到我們EDA 公司開始“創新也是如此。——我們為人們提供將這些產品實際推向市場所需的工具。”
綜上所述
雖然目前的市場情況表明RISC-V應用場景比較單一，但這種架構也正在開辟一些新的市場選擇，這些選擇要麼還不成熟，要麼剛剛開始受到關注。這種設計靈活性可以提高這些領域的創新能力。但這也可能增加不確定性和新的困難，因為這種架構的不同實現可能差異很大，為一個版本開發的IP在另一個版本上可能無法正常工作。
盡管如此，RISC-V 已經建立了足夠的立足點，現在已經得到了大牌公司的支持，將其作為係統內的另一種選擇。雖然取代其他公司或處理器設計似乎還不太可能，但看起來它有足夠的動力和空間與其他供應商的處理器核心一起成長。但要真正發揮其潛力，可能需要在設計工具中實現新型授權模型。
