目前，半導體市場上出現了FET、3D-IC等眾多技術。除了業界不斷的研究成果外，晶圓廠和封測廠也開始積極瞄準可能的主流技術，以提高市場競爭力。業內也認為，最終的主流技術會是什麼，能否降低成本，仍是決定性的關鍵。
據報道，微型化成本的不斷增加給全球供應鏈注入了一波不確定性。不缺資源的大廠商預計會繼續進展到至少7納米。
未來是否會向更精細的工藝邁進，將取決於EUV、多電子束等光刻技術、定向自組裝技術（Directed self-assemble）、量子效應、新材料和新晶體管架構的發展。依靠。
目前傾向於繼續推進微縮市場的廠商認為10納米不會出現，而且由於市場大部分擔心芯片廠準備新節點的時間太長，因此會跳過20納米等半節點。這種情況在10nm甚至還會出現。
Arteris首席執行官Charlie Janac表示，10納米進展太快，導致製造商擔心無法收回成本，而市場也對5納米持觀望態度，因為其投資成本將相當可觀。因此，7nm還會持續一段時間。 GlobalFoundries副總裁Subramani Kengeri也認為，下一代將是7nm，並將持續一段時間。
為服務器、GPU、手機和現場可編程門陣列（FPGA）設計芯片的製造商過去積極推廣最先進的工藝，但其他芯片製造商不再效仿。相反，他們更喜歡使用平麵的、完全耗盡的絕緣層塗層。矽(PlanarFD-SOI)、2.5D 和扇出以及3D 集成技術。
eSilicon副總裁Mike Gianfagna指出，屆時技術將會出現重疊。雖然2.5D的出現增加了技術選擇，但其良率仍然是一個不確定因素。
目前，行業參與者投資研發的新激勵措施尚未形成。盡管手機將繼續推動片上係統（SoC）市場的增長，但其增長速度已經放緩。一旦市場成熟，產品就會麵臨定價壓力。 Cadence市場總監指出，成本仍然是最重要的考慮因素，業界已經開始思考降低電子產品的成本，尤其是降低芯片的成本。
傳統上，每新一代工藝出現後，市場必須看到大規模采用，晶圓廠才能繼續投資新工藝。但28納米之後，由於各個工藝不同，意味著工具、IP和設備都需要定製。一旦進入16/14納米，不確定性包括EUV和電子束光刻是否可用等，這使得製造商不願意投資半工藝。
另一方麵，隨著技術選擇的增加，製造商不再盲目地轉向新工藝。例如三星電子（Samsung Electronics）、意法半導體（STMicroElectronics）、法國電子信息技術實驗室CEA-Leti和GlobalFoundries等都支持FD-SOI技術。
評論人士認為，16/14納米之後FD-SOI是否仍具有競爭力仍存在疑問，因為屆時光刻技術將成為關鍵。至於GlobalFoundries，它更喜歡10納米平麵FD-SOI，希望省略雙重曝光和FinFET的需要。
不過，eSilicon采取保守態度，指出FD-SOI出貨量以及FD-SOI的藍圖尚不明確。盡管市場上有很多選擇是件好事，但FD-SOI 目前還沒有取代FinFET。不過，市場上還存在其他對衝策略，例如使用2.5D和扇出。其中，台積電的InFo已穩步采用。
此外，海思、日月光和Marvell都開發並實現了2.5D芯片，華為、IBM和AMD負責銷售。因此，Arteris認為，市場最終將走向3D，使封裝廠變得更加重要。
即便如此，業內人士認為，一旦問題得到解決，成本就會開始下降。 GlobalFoundries認為2.5D有三個適用市場，包括將大型裸片細分為小部件以提高良率、嚐試封裝芯片或最大化模塊功能以及將芯片細分為獨立部件並通過中介層連接它們、Marvell、ASE和Tezzaron目前使用的是第二種技術。
評論指出，無論是環繞式柵極FET、納米線場效應晶體管、2.5D、full3D-IC、堆疊式三維集成電路(Monolithic3D-IC)還是扇出等不同技術，各大晶圓廠都已經準備采用，包括三星和格羅方德采用FD-SOI，封測廠瞄準的是最先進的封測技術。
隨著製造商不斷研究和改進，新一代技術自然會出現在市場上。業內人士認為，哪家能降低成本，是決定自己能否獲勝的關鍵因素。
