1 簡介
本文參考地址為：http://embed.21ic.com/news/technology/201806/52602.html
本文介紹了在亞洲最大的國際顯示會議“22th International Display Workshops (IDW '15)”上關於氧化物半導體TFT真空去除和光刻的“綠色工藝”的主題演講，以及TFT的特點。以往此類話題的演講大多來自研究機構，但這次廠商也出現了。所以估計很快就會投入量產。此外，關於“納米流變印刷（n-RP）”這一無需使用光刻、無需溶劑蒸發即可形成亞微米圖案的技術的講座也吸引了眾多關注。
2、性能良好的塗層氧化物半導體TFT試產
2.1 掌握關鍵材料後，製造設備廠商的應對更加清晰
目前，使用濺射來形成氧化物半導體膜。德國化學公司贏創工業公司推出了這種塗層方法。該公司經營用於在空氣中塗膜的材料。目前，使用這種材料需要在空氣中塗覆整個基材。未來，該公司還將努力開發隻打印必要部件的墨水，並將其投入實際應用。
此次，公司與德國雅各布斯大學聯合發表題為“Development of All Solution Processed TFT in ESL Configuration”的演講（論文編號：AMD4-2）。圖1顯示了TFT結構與各部分相應的贏創材料“iXsenic”之間的關係。該公司的獨特之處在於，除了電極材料之外，還涵蓋了所有TFT的構成材料，並提供了用於評估材料的TFT試製環境。如圖所示，這些材料包括半導體材料、鈍化材料、絕緣層、柵絕緣膜材料和蝕刻停止層(ES)材料。
圖1：贏創的成膜材料“iXsenic”（根據該公司網站製作）
該公司采用矽片作為柵電極，基板上采用厚度為230nm的Si熱氧化膜作為柵絕緣膜。使用槽式塗布機塗布氧化物半導體，並在空氣中在350下進行熱處理。在氧化物半導體層上塗覆負性光刻膠作為ES層，並使用曝光機形成有效溝道區的圖案。另外，使用PGMEA溶液顯影ES層後，在空氣中於220下進行熱處理。形成厚度為100nm的鉬(Mo)膜後，製作源電極和漏電極的圖案。
樣品測試在空氣中進行，沒有附著鈍化膜。溝道長度為10m、寬度為200m、柵極絕緣膜厚度為230nm的TFT具有良好的特性。載流子遷移率為13.59cm2/Vs，S值為0.6V/dec.無滯後現象。
為了找出TFT遷移率和溝道長度之間的依賴性，該公司測試了5m至400m範圍內的TFT。結果表明，遷移率基本固定，平均值為14cm2/Vs。由於曝光機的限製，5m以下的溝道長度一直無法試產。經證實iXsenic半導體與Mo源漏之間的接觸電阻為10cm，屬於低電阻。柵極電壓-20V、漏極電壓5V、時間400秒的負偏壓（NBS）測試結果比較穩定，V=-0.2V。柵極電壓20V、漏極電壓5V、時間4000秒的正向偏置應力（PBS）測試結果變化，V=3.2V。
該公司在演講中表示：“通過槽式薄膜塗布機在170mm300mm基板上塗布的iXsenic厚度分布均勻分布在2.5nm。” “這16個TFT特性一致，遷移率良好，均為10cm2/Vs。”而且這種塗覆方式可以很容易升級支持10代大型基板，iXsenic是一種無機金屬氧化物半導體，可以采用溶液合成的方式，可以在常溫常壓下使用，如表1所示，由於製造工藝不需要真空環境，製造工藝簡單，成品率高，成本低。
表1：非晶矽（a-Si）TFT生產線改造後特性對比
“++”代表很好，“+”代表良好，“o”代表一般，“-”代表較差，“--”代表很差。表中的數字表示需要添加的製造設備的類型。 “1”是狹縫模頭塗布機、UVO 係統、烘箱。 “2”是濺射設備和烘箱。 “3”是指準分子激光設備、烘箱、以及所有掩模的更換。 （基於贏創的演示幻燈片）
具有上述特性的iXsenic最適合使用狹縫模頭塗布（狹縫塗布）進行成膜。通過結合SCREEN Finetech Solutions（SCREEN FT）的狹縫塗布機（線性塗布機）等，可以實現簡單、高產量、低成本的製造工藝。贏創和SCREEN FT 花了數年時間使用線性塗布機進行iXsenic 塗層試驗。為了實現iXsenic半導體材料、製造設備和製造工藝之間的最佳匹配，簽署了戰略合作協議。
然而，作為實用化的先決條件，氧化物半導體TFT的元件結構正在從交錯結構向自對準頂柵結構轉變。韓國LG Display已進入量產。因此，材料開發可能存在變數。
2.2 無需光刻形成亞微米圖案
從鐵電材料的極化電場特性來看，鐵電材料具有非易失性存儲功能，可以在低電場下誘導大量電荷的產生。矽MOSFET柵極絕緣膜中使用的SiO2在施加10MV/cm電場時可誘發3.5C/cm2的產生，而鐵電體在0.5MV/cm左右的電場時可誘發50C的產生被申請；被應用。 /cm2 電荷。
在本次IDW上，北陸科技大學做了題為“Invited Oxide-Channel Ferroelectric-Gate Thin Film Transistors Preparation by Solution Process”的演講，提出利用鐵電體巨大的電荷控製能力來控製導電溝道。晶體管的新概念（論文編號：AMD6-1）。為了證明這一新概念，學校試製了一種采用透明導電薄膜ITO（氧化銦錫）作為溝道的晶體管。晶體管的通態電流達到1mA，遷移率達到4cm2/Vs，電荷量達到15C/cm2。
該校開發了納米流變印刷（n-RP）方法作為實現數十納米印刷分辨率的方法。采用由有機金屬化合物製成的氧化物前驅體墨水在具有特殊結構的簇凝膠上進行壓印。凝膠在溫暖的環境中會發生塑性變形，從而實現壓印。圖2是n-RP的流程。該校開發了適用於n-RP的半導體材料、導電材料、絕緣材料和鐵電材料的凝膠，並僅使用n-RP方法成功生產了亞微米TFT，而無需借助傳統的光刻技術。
圖2：納米流變印刷（n-RP）方法流程圖
（液態工藝的缺點是溶劑蒸發會導致薄膜“變薄”。為了解決這個問題，n-RP方法在不使用溶劑的情況下在塑性變形區域進行納米加工。這就是n-RP方法學校自主研發。
2.3 理光試產塗層氧化物半導體TFT
理光發表了題為“Highly Reliable All-Printed Oxide TFT of High Work-Function Metal Electrodes with Low Contact Revenue by Doped Oxide Semiconductor”的演講，介紹了塗層氧化物半導體TFT的試製結果（論文編號：AMD6-3）。
試製的TFT的元件結構為底柵、頂接觸、溝道寬度為30m、長度為10m。生產工藝流程如下：（1）在玻璃基板上噴金（Au）作為柵電極； (2)旋塗柵極絕緣膜(理光LSXO油墨：La Sr基氧化膜，介電常數12)； （3））噴塗氧化物半導體（理光IOX：Y墨水：In型氧化物半導體+摻雜劑）； (4)噴塗Au(功函數5.1eV)作為源漏電極； (5)旋塗鈍化層PSV1(理光PSV1油墨：堿土金屬矽酸鹽氧化物)； (6)旋塗鈍化層PSV2(理光PSV2：稀土和堿土氧化物)； (7)旋塗平坦化膜PLN(PLN墨水：有機無機雜化材料)。
在未貼附鈍化膜的情況下測試了TFT的特性。遷移率為10.9cm2/Vs，閾值電壓為3.6V，S值為0.27V/dec。這是因為氧化物半導體具有優化的成分並且與金（Au）的漏源電極具有良好的接觸。另外，摻雜氧化物半導體的載流子濃度(ne)達到1018/cm3。通常，未摻雜的氧化物半導體與金（Au）的接觸較差，摻雜有顯著的改善效果。
形成平坦化膜後，TFT的遷移率約為10cm2/Vs。在偏置熱應力測試（BT測試）和光照射測試中也獲得了非常可靠的結果。這些結果與真空成膜的特性相同。因此，試驗器件的可靠性完全可以滿足有機EL顯示器的需求，證明該技術有望應用於未來的印刷和柔性顯示器。
三、結論
塗覆氧化物半導體TFT具有與在相同基板溫度下使用真空成膜方法生產的TFT相當的特性和可靠性。該技術量產的重點在於塗層材料和塗層設備的供應。通過這次演講，廠商的回應已經很明確了。未來，我真誠地希望能夠解決真空成膜的問題，並且利用氧化物半導體TFT的特性的顯示器能夠實現商業化。
本文介紹的日本開發的n-RP技術是一種不使用揮發性有機化合物（VOC：Volatile OrganicCompounds）的工藝，在這方麵也將受到關注。 （特約撰稿人：宇井育宏、宇井顯示裝置研究所）
