【摘要】：人工智能(AI)是當前研究的熱點。作為機器人的“腳”，多功能智能移動平台提出了新的要求。它們不僅需要實現高度的機動靈活性和良好的越障能力，還要求平台配備多種傳感器，能夠與機器人的“大腦”配合，實現自動避障和越障、獨立自主路徑規劃、地圖構建等功能。本文討論了多功能智能移動平台電控係統的性能要求、係統組成、詳細設計等。基於高可靠性處理器S698-T芯片進行設計，提出了良好的解決方案。
關鍵詞：人工智能（AI）； S698-T；智能移動平台；機器人
多功能智能移動平台電控係統研究
董文躍、林國偉、梁文海
（珠海歐比特控製工程股份有限公司廣東珠海519080）
摘要：人工智能（AI）作為當前的研究熱點，對作為機器人“腳”的多功能智能移動平台提出了新的要求，不僅要實現高靈活性的移動能力和良好的越障能力機器人控製係統實現自動避障、自主規劃路徑、建立地圖。多功能智能移動平台電控係統的性能要求、係統組成和詳細設計本文基於高可靠性芯片“S698-T”的設計提出了一個很好的解決方案。
關鍵詞：人工智能(AI)、S698-T、智能移動平台、機器人
1 簡介
近年來，人工智能（AI）成為國際科技創新研究的熱點。各類工業機器人、服務機器人等機器人產品的應用日益廣泛。機器人移動平台作為機器人的“腳”，也必須具備豐富的功能。而高度的智能化，不僅要求具有高度的機動靈活性和良好的越障能力，還要求平台配備多種傳感器。與機器人“大腦”配合，可實現自動避障與越障、自主路徑規劃、地圖構建等功能。
多功能智能移動平台電控係統作為機器人移動平台的“神經中樞”，是實現機器人移動平台智能化設計的關鍵設計。本文分析了多功能智能移動平台的功能性能需求，提出了基於高可靠性嵌入式處理器S698-T芯片的多功能智能移動平台電控係統的設計方案，為多功能智能移動平台電控係統的設計提供了良好的基礎。各種機器人移動平台設計的解決方案。解決方案。
2 係統要求
根據機器人移動平台的功能和性能要求，電控係統擬采用PC+嵌入式係統架構，由上位機係統和下位機係統兩部分組成。上位機采用PC+傳感器實現，下位機基於高可靠性嵌入式SPARC架構。控製器采用S698-T設計。采用RS422總線用於上位機與下位機之間的數據/命令交互，並預留CAN2.0總線通信接口。
2.1 主機性能要求
上位機作為多功能智能移動平台的“大腦”，主要實現多功能智能移動平台的視覺功能、地圖構建、導航等功能。
上位機要求采用Intel-X86 i5以上CPU的工業級嵌入式主板，基於嵌入式主板的USB、PCIe、以太網、RS422、SIM卡接口等外圍接口，集成二維/三維三維激光（室內/室外）傳感器、攝像頭（預留）、CAN總線通訊模塊等周邊模塊
2.2 較低的計算機性能要求
下位機作為多功能智能移動平台的指令執行控製和部分傳感器的輸入采集處理平台，主要實現電機驅動控製功能以及紅外測距、超聲波等傳感器輸入參數的采集處理功能測距，並通過RS422總線（備用CAN總線）與上位機建立通訊。具體要求如下：
1、主處理器：S698-T，主頻100MHZ；
2、協處理器：FPGA；
3.板載存儲器：SRAM：1Mbit，FLASH：1Mbit；
4.提供7路紅外測距傳感器信號采集接口。接口為12位A/D采集輸入，輸入最大3.3V模擬信號；
5、提供6路超聲波測距傳感器輸入接口，需要RS232接口，信號電平為TTL3.3V，波特率可配置（4800bps~115200bps）；
6、為GPS模塊提供1個輸入接口，要求為RS232接口，信號電平為TTL3.3V，波特率可配置（4800bps~115200bps）；
7. 提供慣性導航單元IMU 3路輸入接口。接口要求為I2C接口，預留SPI接口；
8、提供6路PWM信號輸出和18路IO信號輸出（6路方向控製、6路使能控製、6路電機製動信號）用於控製電機驅動。需要信號光耦隔離5V輸出；
9. 提供6路IO信號采集，用於霍爾反饋PWM捕捉。輸入信號為脈衝信號，最大頻率為5KHz；
10、提供2個CAN2.0總線接口和2個RS422總線接口，用於與上位機通訊；
11、提供上位機開關機控製功能；
12、提供1路A/D用於電源電壓采集，1路A/D用於溫度采集；
13、具有溫度采集功能，提供1個預留RS232接口；
14、工作溫度：-40+60；
3 係統組成
圖1 係統框圖
如圖1所示，電控係統主要由上位機和下位機模塊兩部分組成。上位機包括以下部件：
1、嵌入式主板：1塊；
2、CAN總線模塊：1個；
3、二維/三維激光（室內/室外）傳感器：1個；
4、攝像頭（預留）：1個；
下位機包括以下部件：
1、基於S698-T+FPGA的控製器模塊：1個；
2、紅外測距傳感器：7個；
3、超聲波測距傳感器：6個；
4、GPS模塊：1個；
5、慣性導航單元IMU：3個；
6、電機及驅動模塊：6組；
4 係統設計
該電控係統的上位機主要涉及硬件選型和軟件開發。本文暫時不詳細闡述其設計，主要詳細介紹下位機的設計方案。
下位機主要由主控製器模塊和外圍相關外設如電機驅動、超聲波傳感器、紅外傳感器、慣導模塊等組成。主控製器模塊基於S698-T設計。具體計劃如下：
圖2 基於S698-T+FPGA的控製器模塊係統框圖
如圖2所示，下位機主控模塊采用S698-T+FPGA架構。 S698-T作為主處理器，其外圍設計包括SRAM、FLASH、硬件看門狗複位、時鍾等模塊，組成S698-T。 T的最小係統采用S698-T芯片中的4路RS232總線接口和2路CAN總線接口根據外圍接口需要實現2路RS232接口、2路RS422接口和2路CAN總線接口。
控製器模塊采用FPGA作為協處理器，通過並行總線將FPGA連接到S698-T的IO空間，實現與S698-T的協同處理。根據係統功能需求，FPGA片內設計有2個ADC控製器、6通道串行總線控製器、6通道PWM輸出控製器、32通道IO控製器、IIC/SPI接口控製器和並行接口控製器。模塊，同時連接相關的外部驅動電路，以滿足係統的接口要求。
控製器模塊采用12V直流供電，板上設計了DC-DC電源模塊，實現12VDC到+1.2VDC、+2.5VDC、+3.3VDC、+5VDC的轉換，供板上相關設備使用。
4.1 主處理器設計
控製器模塊的主處理器設計主要是S698-T最小係統+外圍接口驅動電路的設計。 S698-T最小係統主要包括S698-T、SRAM、FLASH、硬件看門狗複位電路、時鍾電路和調試。 DSU接口電路。
高可靠處理器S698-T簡介：
1.采用哈佛架構；
2.配備整數單元（IU：Integer Unit）：
32位RISC，采用SPARC V8（IEEE-1754）指令集；
5級指令流水線（預取、解碼、執行、存儲、回寫）；
具有硬件乘法器和硬件除法器；
支持MAC、UMAC等DSP指令；
3.浮點處理單元（FPU：Floating Point Unit）
符合IEEE-754標準；
支持單/雙精度；
4、具有獨立的大容量指令Cache 32K Bytes和數據Cache 16K Bytes；
5、片內總線遵循AMBA2.0標準，使用AHB總線連接片上高速設備，使用APB總線連接片上低速設備；
6、在線硬件調試支持單元（DSU：Debug Support Unit）：
無需外部仿真器支持即可實現直接硬件在線調試；
可以實現對內部資源（如寄存器、用戶可用RAM等）的操作；
可實現程序斷點設置；
7.集成內存控製器（MCTRL：內存控製器）：
支持外部SRAM、SDRAM、ROM和MAP I/O存儲器類型；
SRAM、ROM和MAP I/O的數據總線寬度可以通過軟件配置為三種模式：32/16/8位；
SRAM、ROM、MAP I/O的訪問時間參數可配置；
支持5個SRAM Bank、2個SDRAM Bank、2個ROM Bank和1個IO Bank；
尋址空間2048M字節；
ROM尋址空間：512M Bytes；
MAP I/O尋址空間：512M Bytes；
SRAM/SDRAM尋址空間：1024M Bytes；
8、集成1553B、ARINC429、CAN、串口等數據總線控製器；
9、集成多功能IO接口（MFIO）：
集成16個獨立的多功能IO接口；
每個通道的輸入或輸入方向可獨立配置；
每個通道均可輸出周期、占空比、電平極性、脈衝數等參數可調的PWM信號；
各通道具有輸入脈衝計數功能；
10、集成定時器、看門狗、ADC、DAC等模塊；
11、生產工藝：130nm CMOS；
12、工作頻率：
最大頻率（IUCLK）：200MHz；
最大外部頻率（SYSCLK）：100MHz；
13、處理能力：
180MIPS@200MHz；
55MFLOPS（雙精度）@200MHz；
14、峰值功耗：不高於1.5W@200MHz；
15、電源電壓
3.3V0.3V（IO）；
1.2V0.1V（核心）；
16、工作環境溫度
工業級-40+85（塑封PBGA352）；
軍工級-55+125（陶瓷密封CBGA352）；
控製器模塊主處理器主要器件選型如下：
1）主控製器：S698-T，工作頻率100MHz；
2）SRAM：IS61LV51216-10TI，容量為512k*16bit；
3）FLASH：39VF040-90-4I-NH，容量512k*8bit；
4）看門狗：TPS3813K33MDBVREP；
5）時鍾：有源晶振，10MHz；
6）DSU接口/RS232總線接口驅動芯片：MAX3232ESE；
7）CAN總線驅動芯片：TJA1042t；
8）RS422總線驅動芯片：MAX488ESA；
9）上位機電源控製開關：選用歐姆龍繼電器G6k-2F；
4.2 協處理器設計
控製器模塊的主處理器設計主要是FPGA最小係統+外圍接口驅動電路的設計。 FPGA設計包括硬件設計和FPGA邏輯設計。對於FPGA邏輯設計，本文僅提出設計要求，如下：
1）配備2個ADC控製器功能，ADC采用ADS8555；
2）具有6路串口控製器功能，波特率可設置，收發緩衝區不小於32Byte；
3）配備6路PWM輸出控製器功能；
4）具有32路IO輸入輸出功能，輸入可識別脈衝頻率不小於5KHz；
5）配備8通道IIC和SPI接口控製器功能；
6）配備並行接口功能，可與S698-T交互；
7）時鍾資源：時鍾可以使用S698-T的時鍾輸出作為FPGA時鍾輸入，FPGA外接33MHz晶振；
控製器模塊協處理器的主要器件選型如下：
1）FPGA：選擇Altera FPGA；
2）時鍾：有源晶振，33MHz；
3）ADC：選擇ADS8555；
4）光耦隔離：HCPL-2630；
5）RS232總線接口驅動芯片：MAX3232ESE；
4.3 電源設計
控製器模塊采用+12VDC供電。模塊內部所需電源包括+5VDC、+3.3VDC、+2.5VDC、+1.2VDC。因此，需要選擇一款DC-DC模塊芯片進行設計。具體選型如下：
1）12V轉5V：LM2596T_5.0；
2）5V轉3.3V：LT1963AMP-3.3V；
3）5V轉2.5V：LT1963AMP-2.5V；
4）5V轉1.2V：NCP565D2T12；
4.4 軟件設計
基於高可靠性處理S698-T的多功能智能移動平台電控係統的設計涉及到S698-T控製軟件的設計。這裏我們介紹一下嵌入式實時多任務操作係統（EOS）——RTEMS，采用珠海奧瑞安控製工程有限公司開發的Orbita EOS嵌入式操作係統及其基於該操作係統的Orbita EOS開發工具可以極大地提高實時多任務操作係統的性能。提高軟件編程的效率和可靠性。詳情請參閱（Orion4.0用戶手冊，www.myorbita.net）。
7 結論
在當前人工智能熱潮下，多功能智能移動平台的應用日益廣泛。不同的應用場景對其電控係統提出了不同的要求。本文提出一種基於S698-T的解決方案，以滿足市場的廣泛需求。多功能智能移動平台電控係統的設計方案兼容了市場的各種需求，為多功能智能移動平台的後續設計提供了有效的參考。
參考：
[1]珠海軌道控製工程有限公司S698-T用戶手冊。 www.myorbita.net，2010
[2]珠海軌道控製工程有限公司Rtems嵌入式操作係統用戶手冊。 www.myorbita.net2004
